### **EUROPEAN PATENT OFFICE**

### - Patent Abstracts of Japan

**PUBLICATION NUMBER** 

60094744

**PUBLICATION DATE** 

27-05-85

APPLICATION DATE

27-10-83

APPLICATION NUMBER

58202429

APPLICANT: NIPPON DENSO CO LTD:


INVENTOR: SUGIURA JUNJI;

INT.CL.

H01L 23/28 H01L 23/48

TITLE

: HYBRID IC DEVICE



ABSTRACT :

PURPOSE: To obtain high reliability by preventing the break of solders connecting a substrate and an element due to thermal stress by a method wherein the gap between the substrate and the element is filled with an insulator having a coefficient of thermal expansion close to that of the solder.

CONSTITUTION: The mixing ratio of the mixture 4 of alumina fine grains and a resin 5 is so set as to become close to the coefficient of thermal expansion of the solder 3. The gap between the substrate 1 and a flip chip 2 after they are soldered is filled with this mixture. The coefficient of thermal expansion of the mixture produced in such a manner can be varied according to the volume mixing ratio at the time of mixing the resin and the alumina fine grains: the coefficient can be made much closer to that of the solder. Therefore, the difference in the coefficient of thermal expansion between the solder and the mixture decreases, and generation of thermal stress diminishes, thus enabling the thermal fatigue of the solder to be prevented. At the same time, the mixing of the alumina fine grains with the resin increases the thermal conductivity and improves the heat dissipation of the chip.

COPYRIGHT: (C)1985,JPO&Japio

## THIS PAGE BLANK (USPTO)

### ⑩日本国特許庁(JP)

⑩特許出願公開

### ⑫ 公 開 特 許 公 報 (A)

昭60-94744

@Int\_Cl.4

識別記号

庁内整理番号

❷公開 昭和60年(1985)5月27日

.H 01 L

7738-5F 6732-5F

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称

混成集積回路装置

②特 願 昭58-202429

❷出 願 昭58(1983)10月27日

⑫発 眀 者  $\mathbf{H}$ 中 刈谷市昭和町1丁目1番地 日本電装株式会社内 ⑫発 明 伊 史 藤 刈谷市昭和町1丁目1番地 日本電装株式会社内 ⑦発 眀 杉 F 聚 成 刈谷市昭和町1丁目1番地 日本電装株式会社内 個発 明 者 杉 純 刈谷市昭和町1丁目1番地 日本電装株式会社内

创出 頣 日本電装株式会社 ②代 理 弁理士 岡部

烙

刈谷市昭和町1丁目1番地

基板上に素子を半田付後、保護材料を周囲に充 損する混成集積回路装置において、

前配半田付に使用する半田と熱胞張係数が近い 絶縁物を、前記基板と前記素子との間隔に充塩し たことを特徴とする混成集積関助装置。

(度業上の利用分野)

本発明は基板上へフリップチップ素子等の部品 を搭載した混成集積団路装置の保護材料による被 夏精造に関するものである。

従来のフリップチップ黒子等を集録する混成塩 フリップチップとの四段へ、半川とは熱脳張係数 が大きく違う被覆保護川の樹脂が混入するため、

がある。そして、この種の対策としては特開明5 7 - 2 0 8 1 4 9 号公報のように、最子と結板の 間隙の周を囲って樹脂の浸入を防ぐもの袮が示さ れているが、万一樹脂が中へ浸入しても外見から は確認の方法がない。

本発明は上記問題に描み、落板と素子とを接続 する半田の鳥ストレスを防止しては朝性の高い混 成集積回路装置の提供を目的とするものである。

以下本発明を第1回に示す第一実施例について 裁明する。1は部品搭載用の基板、2はフリップ 電気絶縁抵抗が高い材料、例えば炭化珪素 やアルミナの微粒と樹脂5の混合物で、この微粒 の粒径は約10μm程度のものである。5は基板 1上に組付されたチップ 2 等の部品を保護するシ リコーンゲルなどの樹脂である。 ...

(1)

特周昭60-94744(2)

次に上記構成においてその作用を説明する。一 股に半田3の鳥財張係数は15.0~30.0×10-6 ノセ、同様にアルミナは6.7×10-5、そして 樹脂5は1.0~10.0×10~4であって、アル さナの微粒と側距5の混合物4の混合比を半田3 の熱膨張係数に近くなるよう設定し、基板1ヘフ リップチップ2を半田付したあとの基板1とフリ ップチップ2の隙間へ、この混合物(を充裝する。 この場合アルミナの微粒を予め基板1との歴間へ 充塡してから樹脂5を注入して硬化させても良い し、すでに微粒と樹脂5を混合したものを充壌硬 化させても良い。この様にしてできた混合物1の 熱膨張係数は、樹脂 5 とアルミナの欲粒の混合時 の体模混合比で変化させることが可能であり、フ リップチップ2を被覆するものが樹脂5だけの場 合と比較すると、大幅に熱膨張係数を半田3の熱 膨張係数に近づけることができるので、半田3と 混合物4との熱態張係数の差は小さくなって発生 する熱ストレスも小さくなり、半田3の熱疲労を 防止できる。同時にアルミナの微粒を樹脂5に混

(3)

トレスによる破断を防止して高い信頼性を得ることができるという優れた効果がある。

4 図面の簡単な説明

第1図は本発明の第一実施例の新画図、第2図。 第3図は本発明の他の実施例図である。

1 … 基板、 2 … フリップチップ、 3 … 辛田、 4 … 混合物、 5 … 相原。

代理人弁理士 岡 郎

合していることより、熱伝動率も高くなり、フリップチップ 2 の放焦が改善されるのでフリップチップ 2 の信頼性向上もはかれる。


なお、本発明の他の実施例を第2図、第3図に示す。第2図は基板1上の保証材料全体を現化理器やアルミナの数数と開設5の混合物4にて光環被関したもので、第1実施例と同様の効果がある上、数数を全体に含んでいるため、フリップチップ2の数熱がさらに向上できる。

第3 図に示すように、フリップチップ 2 だけでなく 3 版 1 に超付けられた他のチップ部品 6 に対しても同じような効果が期待できる。また上記と同様 田郎 5 と 皮化珪素 やアルミナの数 粒の混合物 4 はチップ部品 6 と 基版 1 の 厚四郎だけに 光暖した場合でもよいし、 基板 1 とチップ部品 6 の 接続材料も 半田 以外の材料の場合でもよい。
(発明の効果)

以上述べたように本発明によれば、半川に近い 熱脳張係数の絶縁物を基板と業子との間隙に光線 しているから、基板と素子を検続する平川の熱ス

(4)

特周昭60-94744(3)



# THIS PAGE BLANK (USPTO)

## **EUROPEAN PATENT OFFICE**

### **Patent Abstracts of Japan**

**PUBLICATION NUMBER** 

02121332

**PUBLICATION DATE** 

09-05-90

APPLICATION DATE

28-10-88

APPLICATION NUMBER

63274172

APPLICANT:

SHIMADZU CORP;

**INVENTOR:** 


**INOUE NAOAKI;** 

INT.CL.

H01L 21/321

TITLE

MANUFACTURE OF SOLDER BUMP



#### ABSTRACT :

PURPOSE: To make it possible to feed sufficiently and uniformly a plating current at the time of a solder plating, whereby to obtain a solder bump of a uniform height by a method wherein, after a thin film made of an A film which is used as a current path at the time of an electro-solder-plating is formed, a barrier metal layer is patterned by a lift-off method.

CONSTITUTION: The surface on the side of an electrode 2 made of an Al film of an IC chip 1 is covered with a passivation film 3 made of a PSG film and an etching is performed on the film 3 using a photoresist film 9 as mask. Then, a thin film 4 made of an Al film is uniformly formed by a sputtering method. A firing is performed to form a glass film 5 and the film 5 is covered with a photoresist film 6 excepting a part to correspond to a solder bump formation part. A barrier metal layer 7 is formed and the layer 7 other than the solder bump formation part is removed along with the film 6 which is the layer under the layer 7. In short, the layer 7 is removed by a lift-off method. After a prescribed amount of a solder 8a is adhered on the layer 7, the adhered solder 8a is molded into a spherical form by reflowing. Then, an etching is performed on the film 4.

COPYRIGHT: (C)1990, JPO& Japio

# THIS PAGE BLANK (USPTO)